Infininode - IPs for high-performance, scalable SoC solutions
Minnet och hur dess delsystem implementeras i en mikroprocessor är avgörande för att skala prestanda per watt i framtida chip och datorer. För att vara effektiv måste varje delsystem av minnet vara mycket optimerad, särskilt fler-nivå cache hierarkin och chipets interna kommunikationsnätverk.
Ett forskarteam från Chalmers tekniska högskola märkte att den befintliga lösningen för sammankoppling och cache-koherens inte skalar väl för att möta behoven hos kommande produkter med ett större antal processorkärnor. De IP-block som designats av Chalmers-teamet löser detta skalbarhetsproblem.
Mer specifikt, inom ramen för olika projekt, inklusive European Processor Initiative, har forskarteamet utvecklat immateriella rättigheter (IP) för viktiga komponenter i minnesdelssystemet. Detta inkluderar en koherent "hemnod IP", en systemnivå "cache IP" och ett "nätverk-på-chipet IP", där varje IP är noggrant optimerad för hög prestanda. IP-blocken har redan en teknisk beredskapsnivå (TRL) på upp till 7 och en innovations beredskapsnivå (IRL) på upp till 5.
